合晶科技为回应顾客之需求,自2006年起开始进行八寸重掺矽晶片的技术开发,大部分是累积六寸矽晶片的经验,所开发出来八寸关键技术如下表。
| 关键性技术一览表 |
|
关键性技术 |
来源 |
| 晶棒成长 |
| CZ法八寸重掺晶棒生长 |
| 高浓度气相掺杂技术 |
| 长晶模拟技术 | |
|
| 晶圆成型 |
| 晶圆应力与弯曲度控制 |
| 倒角形状与粗糙度控制 |
| Surface grinding 技术 |
| Poly –silicon film 技术 |
| LTO 技术 |
| 抛光技术 | |
| | | | |
 |
重掺晶棒成长技术 | 由于功率半导体元件的大量应用是未来的一个趋势,为能符合电子产品轻薄短小及省电的要求,对低消耗功率及高频率化的要求也愈趋严格。如何有效改善功率功率半导体元件使其拥有超低导通电阻(Low Rds(on)),以降低消耗功率,成了急需解决的问题。
半导体用的单晶矽晶片要求没有差排 (Dislocation free),以CZ法成长超重掺矽晶棒时,为了达到低阻值的特性,将加入大量的掺质。但是各掺质的固溶溶解度(Solid Solubility Limit)不同及其他因素,晶棒中所能溶入的掺质元素各有其极限,故各掺质的矽晶棒可得到不同程度的低阻值的特性,下表为各种不同掺质之矽晶棒阻值分布范围。
各种不同掺质之矽晶棒阻值分布范围:
| Substrate Capability |
Dopant
|
Resistivity Target (ohm-cm) |
| Boron |
0.0005 to 0.0012 0.005 to 0.010 0.01 to 0.02 0.02 to 50 |
P+++ P++ P+ P- | |
| Antimony |
|
| Phosphorus |
|
| Red Phos |
|
| Arsenic |
| | | | |
 |
另外晶体中的氧含量对晶片之强度、吸杂能力有重要的影响,在长晶时,本公司也特别发展控氧技术,以确保客户Device之高良率。
长晶模拟 | 为建立长晶研发技术的理论依据,本公司运用高功能电脑软体,模拟各种不同的热场设计与长晶制程参数。用以了解在长晶过程中,各种方式与各项敏感参数的细微变化特性 (例如:温度、压力、气流速度变化等),藉此持续改善热场设计与制程参数,有效的结合理论研究与制程测试,以提升矽单晶材料生产的品质与效能。
晶片加工技术 | 半导体产业技术随着Moore's Law进步,元件尺寸快速微小化,基材品质要求随之提升,其中以局部区域的平坦度(Site Flatness) 及洁净度要求最为明显。半导体制程中的微影技术 (Photolithography),容易受到局部区域的平坦度影响,直接影响IC元件的良率。本公司产品于抛光制程将采用高精度抛光机,来提升晶片的局部区域的平坦度和TTV (Total Thickness Varriation),让半导体元件在制作过程中,也能有高良率、低成本的产出。
晶圆应力与挠曲度控制 在晶圆制程中,切片的挠曲度管控相当重要,因为它代表了一定程度的晶圆应力情况。我们藉由管控导线座的life time及切削液品质监控,以及适当的切片制程参数,可以稳定的将挠曲度管控在10μm以下,Cpk大于1.33以上,符合后续制程管控的需求。
倒角形状与粗糙度控制 合晶科技累积多年经验,对于倒角形状与粗糙度控制具有卓越能力,可以根据客户的不同需求而设计不同的倒角规格,甚至与客户共同开发符合客户需求的特殊规格,另外针对特殊客户的特殊需求,我们还可以配合Helical技术,有效将倒角面的粗糙度作大幅改善已经建立了十分强大的客制化能力,对于各种元件的制作,提供了非常良好的矽晶圆基板。
Poly –silicon film 技术 本公司开发出一种单层或多阶段沈积多晶矽薄膜应用于增加矽晶圆外质去疵能力及降低挠曲度之方法,主要系于矽晶圆以一道或一面以上的热制程成长复数层的多晶矽薄膜,藉此可使各层多晶矽薄膜结构间因相互抵销之界面应力,导致多晶矽薄膜对矽晶圆的应力缩小,如此一来,不仅可利用多晶矽薄膜在矽晶圆的矽晶格中植入去疵域(Gettering Sinks)以进行外质去疵(External Gettering);另因多晶矽薄膜对矽晶圆的应力变小,可促进杂质为矽晶格间的去疵域所捕捉,同时可有效降低矽晶圆的挠曲度(Warpage)。
抛光技术 晶圆表面抛光过程同时包含化学与机械的反应机构,首先利用抛光液中的NaOH来氧化晶圆的表面层,再藉着抛光垫、矽酸胶与晶圆之间的机械摩擦作用以去除氧化层及提供腐蚀氧化反应的动能来源。最佳的反应机构是当机械力与化学力二者处于平衡状态。合晶公司累积小尺寸抛光经验,配合新机台与新开发之技术,在八寸晶片的抛光上,可达到TTV<1μm、STIR<0.4@25X25mm的能力。
|